# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-188861

(43)Date of publication of application: 07.07.1992

(51)Int.CI.

H01L 23/52 H01L 23/427 H01L 25/07 H01L 25/18 H05K 7/20

(21)Application number: 02-319460

(71)Applicant: NIPPON TELEGR & TELEPH CORP <NTT>

(22)Date of filing:

22.11.1990

(72)Inventor:


KISHIMOTO TORU


## (54) ELECTRONIC CIRCUIT PACKAGE

(57)Abstract:

PURPOSE: To enable I/O terminals to be enhanced in number by a method wherein a heat sink where a heat pipe is built is brought into thermal contact with a region where I/O terminals and/or power feed terminals are not mounted.

CONSTITUTION: I/O terminals 3 are divided into groups, where each group is composed of a certain number of terminals 3, and the terminals 3 are dispersedly mounted on the side of a multi-chip wiring board 2 opposite to its other side where LSI chips 1 are mounted. A thin heat sink 9 in which a heat pipe is built is brought into thermal contact with a region where the terminal groups are not mounted, and heat released from the chips 1 is conducted to the heat sink 9 through the intermediary of the wiring board 2 and dissipated outside. By this constitution, the I/O terminals 3 can be led out two-dimensionally from the wiring board 2 mounted with a large number of the chips 1, so that an electronic circuit package can be sharply increased in total number of I/O terminals and enhanced in cooling capacity by the heat sink 9 of high thermal conductivity notwithstanding its thermal contact surface small in area.





### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

# @ 公開特許公報(A) 平4-188861

© Int. Cl. 5 H 01 L 23/52 23/427 25/07 25/18 H 05 K 7/20 識別記号

庁内整理番号

**@公開** 平成4年(1992)7月7日

D 7301-4E R 7301-4E

7220-4M 7220-4M 7638-4M H 01 L 23/52 23/46 25/04 C B C

審査請求 未請求 請求項の数 3 (全9頁)

**匈発明の名称** 電子回路パッケージ

②特 頤 平2-319460

②出 頭 平2(1990)11月22日

@発明者 岸 本

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

勿出 願 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

四代 理 人 弁理士 志賀 富士弥

#### 明 細 書

#### 1. 発明の名称

電子回路パッケージ

#### 2. 特許請求の範囲

(1) 少なくとも1個以上のペアチップもしくは 少なくとも1個以上のケースに搭載されたチップ を配映基板に搭載し、該配線基板に1/0端子お よび/または給電機子を複数設けで上位実装レベルとを電気的に接続する構造の電子回路パッケー ジにおいて、

1/0端子および/または給電端子のいくつか をグルーブ化して、少なくとも1以上の孩グルー ブを前記配線基板に分散搭載し、

前記配録基板の前記鑑子のグループが搭載されない循域にヒートパイプを内蔵したヒートシンクを無接触させることを特徴とする電子回路パッケージ。

(2) ヒートパイプを内蔵したヒートシンクの機 部に空冷ヒートシンクを設けたことを特徴とする 請求項1記載の電子回路パッケージ。 (3)請求項 1記載の電子回路パッケージにおいて.

ヒートパイプを内蔵したピートシンクに代えて、 液冷型ヒートシンクを配線基板に熱接触させたこ とを特徴とする電子回路パッケージ。

### 3.発明の詳細な説明

#### [産業上の利用分野]

本発明は、システムの高速化、高密度実装化により、多数の I / O 端子、および高い冷却能力を必要とする電子回路パッケージに関するものである。

### [従来の技術]

第10図は従来の電子回路パッケージ構造を示したものであり、1はしSLチップ、2はマルチチップ配線基板、3は上位実装階層(上位実装レベル)と電気的な接続を取る1/〇ピン、4はしSIチップ1を保護するための到止キャップ、5は空冷形ヒートシンク、8は1/〇ピン3を嵌合させてマルチチップ配線基板2と上位実装階層とを電気的に接続するためのコネクタ、7は上位実

接階層であるマザーボードをそれぞれ示す。また 第11図は第10図の上面図であって、封止キャー ップ4を取り除いた状態を示しており、ここで 8 は封止キャップ用リング(レーザー熔接等により 封止キャップ4で封止するためにマルチチップ配 線落板2上に設けた金属薄限リング)である。

### [発明が解決しようとする課題]

しかしながら、上記従来の技術における電子回 路パッケージ構造では、マルチチップ配線基板 2

に周辺部に配線を展開するため、配線総数も増加 してしまう欠点もある。

また、端子ピッチの狭いフレキシブルブリント 板を利用してマルチチップ配線基板2と上位実装 階層であるマザーボード7とをコネクションする 構造も提案されているが、マルチチップ配線基板 2の周辺部のみを1/0領域とするため、1/0 数の増大に対処するには端子ピッチを狭くする以 外手立てが無い。またマルチチップ配線基板2を マザーボードでに搭載する際に、その位置合わせ はますます困難となると共に、フレキシブルブリ ント板上の接続端子と、マルチチップ配線基板 2 との接続端子も小形化し、マルチチップ配線基板 2を取り替える原には、変形や磨擦が起こり、そ の結果取り替え回数に制限を与える結果となる。 従って、端子ピッチの狭いフレキシブルブリント 板を用いる構造においても、そこから採りだせる 【/O敷には限界がある。

以上の説明はマルチチップ配線基板でを空冷することを前提としたが、液冷を用いる構造も考え

の裏面をヒートシンク5と熱接続するために使用 しているので、1/Oピン3を探りだせる領域は、 LS(チップ)を搭載した面上で、かつマルチチ ップ配線装板2の周辺のみに限られてしまう問題 点がある。一方、マルチチップ配線基板2と上位 の実装階層(ここではマザーボードで)とを電気 的に接続するための1/Oピン3は、マルチチッ プ配線基板2上に搭載されるLSIチップ1の総 ゲート数の増大に伴って、ますます増加する傾向 にある。従来例のパッケージ構造のようにピンタ ィブのI/Oを行なう場合のI/Oピン3の搭載 ピッチは、その製造限界からし、2 7 an程度であ り、このため、必要となる!/O数が500程度 であればマルチチップ配線基板2の外形寸法増加 は僅かであるが、1/0数が1000~2000 のオーダーとなると外形寸法増加は避けられない。 従って従来側では、1/Oピン3からマルチチッ プ配線基板2の配線までの距離が延びでしまう欠 点があり、計算機などのように配線による遅延の 低減が最重要課題である応用には適さない。さら

られる。しかし、この場合においても、LSIチップ | をフェースアップで搭載しているため、高い冷却能力を得るためには、空冷形ヒートシンク5 に替えて、同じ位置に液冷形ヒートシンクを熱接続する構造が一般的であるため、冷却能力が高いといえども上記問題点を解決することはできない

以上説明したように従来構選の持つ問題点としては、しS(チップ)からの放熱を考慮すると、マルチチップ配線基板2からの「/O端子操りだしに限界が育り、「/O端子数増大に対する要求に応えられないということに集約される。

本発明は、上記問題点を解決するために創案したものであり、その目的は、マルチチップ配線基板2からの! / O端子採りだし本数を増すことが容易で、かつしSIチップIからの放熱に制限を与えない高い冷却能力を有する電子回路パッケージを提供することにある。

## [課題を解決するための手段]

上記の目的を達成するための本発明の電子回路

パッケージの構成は、

少なくとも!個以上のペアチップもしくは少なくとも!個以上のケースに搭載されたチップを配線落板に搭載し、該配線落板に「/ O 端子および/または給電端子を複数設けて上位実装レベルとを電気的に接続する構造の電子回路パッケージにおいて.

1/0端子および/または給電端子のいくつかをグループ化して、少なくとも1以上の該グループを前記配線基板に分散搭載し、

前記配線基板の前記端子のグループが搭載されない領域にヒートパイプを内蔵したヒートシンクまたは液冷型ヒートシンクを熱接触させることを特徴とする。

#### [作用]

本発明は、配線基板上に搭載したチップの熱を 放散する手段として、ヒートパイプを内蔵したヒ ートシンクあるいは液冷型ヒートシンクを用いる ことによって、その高い熱伝導率により、従来の 金属材料を用いたヒートシンクよりも少ない面積

12はマルチチップ配線基板2の裏面に設けた1 / 0端子グループをコネクタ1 1と接続するため に設けた穴である。本実施例は、従来からよく使 用されているピンタイプの1/0採りだしを想定 した構造である。

 の無接触で同等以上の放無特性を確保し、配線基板と上位実装レベルとを接続するための 1 / 0 端子の数を増加可能にするとともに、その 1 / 0 端子の分散搭載を可能にして配線距離の低級を可能にする。

#### [実施例]

以下、本発明の実施例を図面に基づいて詳細に 説明する。

第1図は本発明の第1の実施例を示す料度図である。また、第2図は第1図の断面を示した図であり、マルチチャブ配線基板とマザーボードとを切り難した状態を表したものである。さらに、第3図は第1図の上面図を表しており、第4図は第1図に示すマルチチャブ配線基板の裏面側を示した図である。

各図において、1はし5 ] チップ、2 はマルチ チップ配線基板、3 は 1 / 0 端子、4 は封止キャップ、7 はマザーボード、8 は封止キャップ用リング、9 はヒートパイプを内蔵した薄形ヒートシンク、1 1 はコポクタ、

#### する面に無接触させた構造とする。

マルチチップ配線基板2は、LSIチップにの 搭載面を封止キャップ4で被い、レーザー溶接モートシンク9の各穴12は、「/O端野におおいかで カンンク9の各穴12は、「/O端野におおいかで すがまするとともに、接続状態におかいかで すがまする。これにより、消形とコネクク11が「/O端子3に近合するがは、海形と 一ドンンク9は、マルチチップ配線基板2としが レンク9は、マルチを観察をしたが ルンク9は、マルチを観察をしたが カンシンク9は、マルチを観察をしたが カンシンク9は、マルチを認要をしたが カンシンク10が設けられて成る。

以上のように構成した第1の実施例の動作および作用を述べる。

本実施例において、LS I チップ 1 で発生する 無はマルチチップ配線基板 2 を介してヒートバイ プを内蔵した部形ヒートシンク 9 に伝わり、さら に、ヒートパイプ 9 の両端に設けた空冷ヒートン ンク 1 0 に厚びかれ、外部に熱放散される。その 際に、通常の金属材料をヒートシンク8の替わりに使用すると、その無伝導率が低く、これに起因して無抵抗が増大してしまうが、本実絶例ではヒートパイプを使用しているため、その無伝導率は金属材料に比べ1~2桁高く、よって低無抵抗で熱を適距離に輸送できる。従って、マルチチップ配線裏板2の両サイドに空冷ヒートシンク10を設けても放無の隘路とはなら無い利点を有している。

第5回は本発明による効果を定量的に示した図であって、従来構造のようにマルチチップ配線基板2の周辺から「/〇探りだしを行なった場合(破線および一点鎖線)と、本発明の実施例のように面的に「/〇探りだしを行なう場合(実験)の、マルチチップ配線基板2の一辺の長さと、その大きさに対応したマルチチップ配線基板2から探りだし得る能1/〇端子数との関係を示したものである。ここで本発明による総1/〇端子数は、

1 / O 端子ビッチ : 1,27ma正方格子 ! / O 端子グルーブは:100 1 / O / 14mm角

ク 9 を熱後続する構造ではないため、LSIチップ1で発生した熱は直接ヒートシンク 9 へ伝わるのではなく、熱を一端縮流してヒートシンク 9 へ伝える構造となる。このため、この部分の熱抵抗が大きくなるものの、同図からも明らかなようにその増加は僅かであり、約10 %程度の増加に過ぎない。従って I / O 端子数を従来構造に比べ大幅に増加できるとともに、冷却能力は従来法と同程度に保つことが可能であると結論づけることが

以下に、第1の実施例を基礎とした本発明の第 2の実施例を述べる。

第7 図は、本発明による第2 の実施例を表す断面図であり、13 はヒートパイプを内蔵した薄形ヒートシンク 9 と空冷ヒートシンク 10 とを無結合するための美軟ヒートパイプである。それ以外の部材は、第1 の実施例の同符号のものと同様であり、本実施例は第1 の実施例とほぼ同一のマルチチップ配線基板構造、およびヒートパイプを内蔵した薄形ヒートシンク構造となっている。しか

1/0端子グルーブ間の間隙(ヒートバイブ形ヒートシンクと熱接触する部分) 8.8mm として算出したものである。同図から明らかなように、マルチチップ配線落板2の外形寸法50mm を超えるあたりから、採りだし得る能1/0端子数は本発明による構造のほうが有利となり、例えば100mm角の場合で、従来構造(ここでは0.5mmビッチで採りだすクイブと比較)に比べ約2倍、150mm角の場合では約3倍の1/0端子数を確保できる。

さらに第6図(a)、(b)は、第5図と同様の構造锗元で、かつ空冷ヒートシンク10の放熱面積と同一とした場合の熱抵抗(しS1チップジャンクションから空気までの熱抵抗)を比較したものである。この時、空冷ヒートシンクは空気の吹き付けによる冷却法を採用した場合の結果を示している。なお図中のチップロケーションは(a)に示したしSIチップ1の搭載位履番号(1)、(2)、…と対応している。本実施例では、マルチチップ配線基板2の裏面全てに薄形ヒートシン

し、第1の実施例の場合には、マルチチップ配線 基板2の両側面に空冷ヒートシンク)0を設けた 構造であったが、この場合、空冷ヒートシンク) 0が存在すると、マザーボード7上に無駄な領域 を占めることとなる。このため、本実施例では、 マルチテップ配線基板2の上部を放熱用に使用する構造としたものである。

すなわち、本実施例では、空冷ヒートシンク 9 0 とヒートパイプを内蔵した薄形ヒートシンク 9 を分離し、空冷ヒートシンク 1 0 はマルチチップ 配線基版 2 の上部に配置し、薄形ヒートシンク 9 は第 1 の実施例と同様の 1 / 0 端子 3 を貫通する穴を設けてマルチチップ配線基板 2 とマザードフの間に配置し、ヒートパイプを内蔵した薄形ヒートツク 9 と空冷ヒートシンク 1 0 との冷ヒー 大シンク 1 0 を両サイドに開くことができる構造とする。

以上の構造により、本実施例によれば、空冷ヒ ートンンク10のマザーポード7上での占有領域 の低級を図ることができる。また、空冷ヒートレンク10は、柔軟ヒートパイブ13で接続されているので、マルチチップ配線基板2の両サイドに開くことができ、これによりマルチチップ配線基板2では、マルデード7から切り離し、その配線基板2の交換等を容易に行うことができる。本メンクク9と空冷モートルンク10との間の距離が、年の実施例に比べて長くなるものの、その間はヒートパイプ13を用いて接続してあるため、年の無低抗は無視しうる程小さく、冷却能力は第1の実施例とほぼ同一に保つことが可能である。

次に、同じく第1の実施例を基礎とした本発明の第3の実施例を示す。第8回は、本発明による第3の実施例を示す上面回であり、14はヒートパイプを内蔵したヒートシンク9の端部に設けたマニホールド、15はヒートパイプ、15を構成する蒸発したガスが通過する蒸発管路、15bは同じくヒートパイプ15を構成する放熱部で液化した動作液が戻るための戻

可能となる。ここで、空冷放熱部10とマルチチップ配線基板2との間は、熱伝導率の高いヒートパイプ15を使用しているため、第2の実施例と同様に熱を長距離区間低熱抵抗で輸送でき、高い冷却能力でLS↓チップ1で発生する熱を放散できる利点がある。

次に、本発明の第4の実施例を述べる。

り置路、16は空冷放無器を空冷するためのファン、17はヒートパイプ内の動作液を液化するための空冷放無器である。本実施側のマルチチップ 配線装板2およびヒートパイプを内蔵したヒートパイプ9は第1の実施側もしくは第2の実施側の場合と同様の構造である。

本実施例では、空冷放熱器 1 7 をマルチチップ 配線基板 2 の遠方に配置し、ヒートシンク 9 とは、 端部のマニホールド 1 4 , 1 4 のところで、蒸発 管路 1 5 a と戻り管路 1 5 b からなるヒートパイ ブ 1 5 により接続し、マルチチップ配線基板 2 の 近傍には冷却用のヒートパイプの管路 1 5 a . | 5 b のみを配置した構造とする。

以上の構造によって、マルチチップ配線基板 2 を搭載したマザーボード 7 を複数 校近接して配置することが可能となる。本実施例では、LSJチブ1の発生無を吸熱して蒸発したガスが蒸発管路 1 5 a を流れて行き、空冷放熱部 1 7 でファン 1 8 により冷却されて動作液に戻り、海形ヒートシンク 9 に戻されて、再びLS (チップ1の冷却が

基板2の構造は第1の実施例と同様であり、また、 液冷管路を内蔵したヒートシンク25の構造は第 1の実施例もしくは第2の実施例の薄形ヒートシ ンク9の構造と同様である。

なお、以上の実施例において、配線基板2に搭

載されるしSIチップとしては、ケースに搭載されたチップの他、ベアチップでも良い。また、空冷ヒートシンク10を設けるヒートシンク9の構部は片側であっても両側あるいは全周であっても良い。このように本発明はその主旨に沿って種々に応用され、種々の実施整様を取り得るものである。

#### [発明の効果]


以上の説明で明らかなように、本発明の電子回路パッケージによれば、チップを多数搭載した配線基板から面的に1/O端子を取り出せるため、従来周辺からみて1/O環り出しを行なっていた構造に比べ、大幅に起1/O端子数を増大できるのみならず、熱の超熱伝導部品であるとートバイカあないは液冷ヒートンンクを配線基板に適宜に動きないな液冷とートンクを配線基板に適宜無いかからず従来の電子回路パッケージと同等もしないもの事がある。


#### 4. 図面の簡単な説明

## LS1チップ搭載面構造を表す図である。


1…LSIチップ、2…マルチチップ配線基板、 3…1/0端子、4…封止キャップ、6…コネク ク、?…マザーボード、8…封止キャップ用リン グ、9…ヒートパイプを内蔵した薄形ヒートシン ク、LO…空冷ヒートシンク、11…コネクタ、 12…1/○端子グループをコネクタ11と接続 するために扱けた穴、13…柔軟ヒートパイプ、 14…マニホールド、し5…ヒートパイプ、15 a…蒸発管路、15b…戻り管路、16…ファン、 17…空冷放無器、18…2次冷線を空冷無交換 するためのファン、19…2次冷媒冷却系用コン ブレッサー、20…2次冷媒冷却系用膨張弁、2. 1…1次冷媒と2次冷媒との熱交換器、22…1 次冷媒用タンク、23…1次冷媒循環用のポンプ、 24…1次冷媒の液冷用配管、25…1次冷媒の 液冷管路を内蔵したヒートシンク。


第1図は本発明による第1の実施例を示す斜視 図、第2図は上記第1の実施例を示す断面図、第 3 図は上記第1の実施例のLS「チップ接触面の 構造を表す図、第4図は上記第1の実施例のマル チチップ配線基板裏面側の構造図、第5図は本発 明の幼果を定量的に表す図であってマルチチップ 配線基板の外形寸法とマルチチップ基板から採り だしうる轮1/0端子数の関係を示す図、第6図 (a), (b) は上記第1の実施例の効果を定量 的に表す図であってマルチチップ配線基板に搭載 されたLSIチップの搭載位置と熟抵抗の関係を 表す図、第7図は本発明による第2の実施例を示 オマルチチップモジュールの断面図、第8図は本 発明による第3の実施例を示す図であってマルチ チップモジュールのLSIチップ搭載面構造を表 す図、第9図は本発明による第4の実施例を示す 図であってマルチチップモジュールのLSIチッ ブ搭載面構造を表す図、第10図は従来の空冷形 マルチチップモジュールの断面構造を表す図、第 11図は従来の空冷形マルチチップモジュールの






第 3 図







第 4 図



第5 図





# 特別平4-188861(9)

